Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних

Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування. Ausführliche Beschreibung

Gespeichert in:

Autor*in:	А. Я. Давлетова [verfasserIn]

Format:	E-Artikel
Sprache:	Englisch ; Polnisch ; Russisch ; Ukrainisch

Erschienen:	2022

Schlagwörter:	логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор

Übergeordnetes Werk:	In: Науковий вісник НЛТУ України - Ukrainian National Forestry University, 2019, 32(2022), 2
Übergeordnetes Werk:	volume:32 ; year:2022 ; number:2

Links:	Link aufrufen Link aufrufen Link aufrufen Journal toc Journal toc

DOI / URN:	10.36930/40320210

Katalog-ID:	DOAJ028613198

Internformat


LEADER	01000caa a22002652 4500
001	DOAJ028613198
003	DE-627
005	20230410112312.0
007	cr uuu---uuuuu
008	230226s2022 xx \|\|\|\|\|o 00\| \|\|eng c
024	7		\|a 10.36930/40320210 \|2 doi
035			\|a (DE-627)DOAJ028613198
035			\|a (DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9
040			\|a DE-627 \|b ger \|c DE-627 \|e rakwb
041			\|a eng \|a pol \|a rus \|a ukr
050		0	\|a SD1-669.5
100	0		\|a А. Я. Давлетова \|e verfasserin \|4 aut
245	1	0	\|a Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних
264		1	\|c 2022
336			\|a Text \|b txt \|2 rdacontent
337			\|a Computermedien \|b c \|2 rdamedia
338			\|a Online-Ressource \|b cr \|2 rdacarrier
520			\|a Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.
650		4	\|a логічний елемент
650		4	\|a однорозрядний суматор
650		4	\|a апаратна складність
650		4	\|a швидкодія виконання операції
650		4	\|a спецпроцесор
653		0	\|a Forestry
773	0	8	\|i In \|t Науковий вісник НЛТУ України \|d Ukrainian National Forestry University, 2019 \|g 32(2022), 2 \|w (DE-627)1760593842 \|x 25192477 \|7 nnns
773	1	8	\|g volume:32 \|g year:2022 \|g number:2
856	4	0	\|u https://doi.org/10.36930/40320210 \|z kostenfrei
856	4	0	\|u https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9 \|z kostenfrei
856	4	0	\|u https://nv.nltu.edu.ua/index.php/journal/article/view/2410 \|z kostenfrei
856	4	2	\|u https://doaj.org/toc/1994-7836 \|y Journal toc \|z kostenfrei
856	4	2	\|u https://doaj.org/toc/2519-2477 \|y Journal toc \|z kostenfrei
912			\|a GBV_USEFLAG_A
912			\|a SYSFLAG_A
912			\|a GBV_DOAJ
912			\|a GBV_ILN_20
912			\|a GBV_ILN_22
912			\|a GBV_ILN_24
912			\|a GBV_ILN_31
912			\|a GBV_ILN_39
912			\|a GBV_ILN_40
912			\|a GBV_ILN_60
912			\|a GBV_ILN_62
912			\|a GBV_ILN_63
912			\|a GBV_ILN_65
912			\|a GBV_ILN_69
912			\|a GBV_ILN_70
912			\|a GBV_ILN_73
912			\|a GBV_ILN_95
912			\|a GBV_ILN_105
912			\|a GBV_ILN_110
912			\|a GBV_ILN_151
912			\|a GBV_ILN_161
912			\|a GBV_ILN_213
912			\|a GBV_ILN_230
912			\|a GBV_ILN_285
912			\|a GBV_ILN_293
912			\|a GBV_ILN_602
912			\|a GBV_ILN_2014
912			\|a GBV_ILN_4012
912			\|a GBV_ILN_4037
912			\|a GBV_ILN_4112
912			\|a GBV_ILN_4125
912			\|a GBV_ILN_4126
912			\|a GBV_ILN_4249
912			\|a GBV_ILN_4305
912			\|a GBV_ILN_4306
912			\|a GBV_ILN_4307
912			\|a GBV_ILN_4313
912			\|a GBV_ILN_4322
912			\|a GBV_ILN_4323
912			\|a GBV_ILN_4324
912			\|a GBV_ILN_4325
912			\|a GBV_ILN_4367
912			\|a GBV_ILN_4700
951			\|a AR
952			\|d 32 \|j 2022 \|e 2

Indexfelder

author_variant	а я д аяд
matchkey_str	article:25192477:2022----::
hierarchy_sort_str	2022
callnumber-subject-code	SD
publishDate	2022
allfields	10.36930/40320210 doi (DE-627)DOAJ028613198 (DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9 DE-627 ger DE-627 rakwb eng pol rus ukr SD1-669.5 А. Я. Давлетова verfasserin aut Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних 2022 Text txt rdacontent Computermedien c rdamedia Online-Ressource cr rdacarrier Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування. логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор Forestry In Науковий вісник НЛТУ України Ukrainian National Forestry University, 2019 32(2022), 2 (DE-627)1760593842 25192477 nnns volume:32 year:2022 number:2 https://doi.org/10.36930/40320210 kostenfrei https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9 kostenfrei https://nv.nltu.edu.ua/index.php/journal/article/view/2410 kostenfrei https://doaj.org/toc/1994-7836 Journal toc kostenfrei https://doaj.org/toc/2519-2477 Journal toc kostenfrei GBV_USEFLAG_A SYSFLAG_A GBV_DOAJ GBV_ILN_20 GBV_ILN_22 GBV_ILN_24 GBV_ILN_31 GBV_ILN_39 GBV_ILN_40 GBV_ILN_60 GBV_ILN_62 GBV_ILN_63 GBV_ILN_65 GBV_ILN_69 GBV_ILN_70 GBV_ILN_73 GBV_ILN_95 GBV_ILN_105 GBV_ILN_110 GBV_ILN_151 GBV_ILN_161 GBV_ILN_213 GBV_ILN_230 GBV_ILN_285 GBV_ILN_293 GBV_ILN_602 GBV_ILN_2014 GBV_ILN_4012 GBV_ILN_4037 GBV_ILN_4112 GBV_ILN_4125 GBV_ILN_4126 GBV_ILN_4249 GBV_ILN_4305 GBV_ILN_4306 GBV_ILN_4307 GBV_ILN_4313 GBV_ILN_4322 GBV_ILN_4323 GBV_ILN_4324 GBV_ILN_4325 GBV_ILN_4367 GBV_ILN_4700 AR 32 2022 2
spelling	10.36930/40320210 doi (DE-627)DOAJ028613198 (DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9 DE-627 ger DE-627 rakwb eng pol rus ukr SD1-669.5 А. Я. Давлетова verfasserin aut Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних 2022 Text txt rdacontent Computermedien c rdamedia Online-Ressource cr rdacarrier Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування. логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор Forestry In Науковий вісник НЛТУ України Ukrainian National Forestry University, 2019 32(2022), 2 (DE-627)1760593842 25192477 nnns volume:32 year:2022 number:2 https://doi.org/10.36930/40320210 kostenfrei https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9 kostenfrei https://nv.nltu.edu.ua/index.php/journal/article/view/2410 kostenfrei https://doaj.org/toc/1994-7836 Journal toc kostenfrei https://doaj.org/toc/2519-2477 Journal toc kostenfrei GBV_USEFLAG_A SYSFLAG_A GBV_DOAJ GBV_ILN_20 GBV_ILN_22 GBV_ILN_24 GBV_ILN_31 GBV_ILN_39 GBV_ILN_40 GBV_ILN_60 GBV_ILN_62 GBV_ILN_63 GBV_ILN_65 GBV_ILN_69 GBV_ILN_70 GBV_ILN_73 GBV_ILN_95 GBV_ILN_105 GBV_ILN_110 GBV_ILN_151 GBV_ILN_161 GBV_ILN_213 GBV_ILN_230 GBV_ILN_285 GBV_ILN_293 GBV_ILN_602 GBV_ILN_2014 GBV_ILN_4012 GBV_ILN_4037 GBV_ILN_4112 GBV_ILN_4125 GBV_ILN_4126 GBV_ILN_4249 GBV_ILN_4305 GBV_ILN_4306 GBV_ILN_4307 GBV_ILN_4313 GBV_ILN_4322 GBV_ILN_4323 GBV_ILN_4324 GBV_ILN_4325 GBV_ILN_4367 GBV_ILN_4700 AR 32 2022 2
allfields_unstemmed	10.36930/40320210 doi (DE-627)DOAJ028613198 (DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9 DE-627 ger DE-627 rakwb eng pol rus ukr SD1-669.5 А. Я. Давлетова verfasserin aut Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних 2022 Text txt rdacontent Computermedien c rdamedia Online-Ressource cr rdacarrier Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування. логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор Forestry In Науковий вісник НЛТУ України Ukrainian National Forestry University, 2019 32(2022), 2 (DE-627)1760593842 25192477 nnns volume:32 year:2022 number:2 https://doi.org/10.36930/40320210 kostenfrei https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9 kostenfrei https://nv.nltu.edu.ua/index.php/journal/article/view/2410 kostenfrei https://doaj.org/toc/1994-7836 Journal toc kostenfrei https://doaj.org/toc/2519-2477 Journal toc kostenfrei GBV_USEFLAG_A SYSFLAG_A GBV_DOAJ GBV_ILN_20 GBV_ILN_22 GBV_ILN_24 GBV_ILN_31 GBV_ILN_39 GBV_ILN_40 GBV_ILN_60 GBV_ILN_62 GBV_ILN_63 GBV_ILN_65 GBV_ILN_69 GBV_ILN_70 GBV_ILN_73 GBV_ILN_95 GBV_ILN_105 GBV_ILN_110 GBV_ILN_151 GBV_ILN_161 GBV_ILN_213 GBV_ILN_230 GBV_ILN_285 GBV_ILN_293 GBV_ILN_602 GBV_ILN_2014 GBV_ILN_4012 GBV_ILN_4037 GBV_ILN_4112 GBV_ILN_4125 GBV_ILN_4126 GBV_ILN_4249 GBV_ILN_4305 GBV_ILN_4306 GBV_ILN_4307 GBV_ILN_4313 GBV_ILN_4322 GBV_ILN_4323 GBV_ILN_4324 GBV_ILN_4325 GBV_ILN_4367 GBV_ILN_4700 AR 32 2022 2
allfieldsGer	10.36930/40320210 doi (DE-627)DOAJ028613198 (DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9 DE-627 ger DE-627 rakwb eng pol rus ukr SD1-669.5 А. Я. Давлетова verfasserin aut Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних 2022 Text txt rdacontent Computermedien c rdamedia Online-Ressource cr rdacarrier Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування. логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор Forestry In Науковий вісник НЛТУ України Ukrainian National Forestry University, 2019 32(2022), 2 (DE-627)1760593842 25192477 nnns volume:32 year:2022 number:2 https://doi.org/10.36930/40320210 kostenfrei https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9 kostenfrei https://nv.nltu.edu.ua/index.php/journal/article/view/2410 kostenfrei https://doaj.org/toc/1994-7836 Journal toc kostenfrei https://doaj.org/toc/2519-2477 Journal toc kostenfrei GBV_USEFLAG_A SYSFLAG_A GBV_DOAJ GBV_ILN_20 GBV_ILN_22 GBV_ILN_24 GBV_ILN_31 GBV_ILN_39 GBV_ILN_40 GBV_ILN_60 GBV_ILN_62 GBV_ILN_63 GBV_ILN_65 GBV_ILN_69 GBV_ILN_70 GBV_ILN_73 GBV_ILN_95 GBV_ILN_105 GBV_ILN_110 GBV_ILN_151 GBV_ILN_161 GBV_ILN_213 GBV_ILN_230 GBV_ILN_285 GBV_ILN_293 GBV_ILN_602 GBV_ILN_2014 GBV_ILN_4012 GBV_ILN_4037 GBV_ILN_4112 GBV_ILN_4125 GBV_ILN_4126 GBV_ILN_4249 GBV_ILN_4305 GBV_ILN_4306 GBV_ILN_4307 GBV_ILN_4313 GBV_ILN_4322 GBV_ILN_4323 GBV_ILN_4324 GBV_ILN_4325 GBV_ILN_4367 GBV_ILN_4700 AR 32 2022 2
allfieldsSound	10.36930/40320210 doi (DE-627)DOAJ028613198 (DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9 DE-627 ger DE-627 rakwb eng pol rus ukr SD1-669.5 А. Я. Давлетова verfasserin aut Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних 2022 Text txt rdacontent Computermedien c rdamedia Online-Ressource cr rdacarrier Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування. логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор Forestry In Науковий вісник НЛТУ України Ukrainian National Forestry University, 2019 32(2022), 2 (DE-627)1760593842 25192477 nnns volume:32 year:2022 number:2 https://doi.org/10.36930/40320210 kostenfrei https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9 kostenfrei https://nv.nltu.edu.ua/index.php/journal/article/view/2410 kostenfrei https://doaj.org/toc/1994-7836 Journal toc kostenfrei https://doaj.org/toc/2519-2477 Journal toc kostenfrei GBV_USEFLAG_A SYSFLAG_A GBV_DOAJ GBV_ILN_20 GBV_ILN_22 GBV_ILN_24 GBV_ILN_31 GBV_ILN_39 GBV_ILN_40 GBV_ILN_60 GBV_ILN_62 GBV_ILN_63 GBV_ILN_65 GBV_ILN_69 GBV_ILN_70 GBV_ILN_73 GBV_ILN_95 GBV_ILN_105 GBV_ILN_110 GBV_ILN_151 GBV_ILN_161 GBV_ILN_213 GBV_ILN_230 GBV_ILN_285 GBV_ILN_293 GBV_ILN_602 GBV_ILN_2014 GBV_ILN_4012 GBV_ILN_4037 GBV_ILN_4112 GBV_ILN_4125 GBV_ILN_4126 GBV_ILN_4249 GBV_ILN_4305 GBV_ILN_4306 GBV_ILN_4307 GBV_ILN_4313 GBV_ILN_4322 GBV_ILN_4323 GBV_ILN_4324 GBV_ILN_4325 GBV_ILN_4367 GBV_ILN_4700 AR 32 2022 2
language	English Polish Russian Ukrainian
source	In Науковий вісник НЛТУ України 32(2022), 2 volume:32 year:2022 number:2
sourceStr	In Науковий вісник НЛТУ України 32(2022), 2 volume:32 year:2022 number:2
format_phy_str_mv	Article
institution	findex.gbv.de
topic_facet	логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор Forestry
isfreeaccess_bool	true
container_title	Науковий вісник НЛТУ України
authorswithroles_txt_mv	А. Я. Давлетова @@aut@@
publishDateDaySort_date	2022-01-01T00:00:00Z
hierarchy_top_id	1760593842
id	DOAJ028613198
language_de	englisch polnisch russisch ukrainisch
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01000caa a22002652 4500</leader><controlfield tag="001">DOAJ028613198</controlfield><controlfield tag="003">DE-627</controlfield><controlfield tag="005">20230410112312.0</controlfield><controlfield tag="007">cr uuu---uuuuu</controlfield><controlfield tag="008">230226s2022 xx \|\|\|\|\|o 00\| \|\|eng c</controlfield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.36930/40320210</subfield><subfield code="2">doi</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-627)DOAJ028613198</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-627</subfield><subfield code="b">ger</subfield><subfield code="c">DE-627</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1=" " ind2=" "><subfield code="a">eng</subfield><subfield code="a">pol</subfield><subfield code="a">rus</subfield><subfield code="a">ukr</subfield></datafield><datafield tag="050" ind1=" " ind2="0"><subfield code="a">SD1-669.5</subfield></datafield><datafield tag="100" ind1="0" ind2=" "><subfield code="a">А. Я. Давлетова</subfield><subfield code="e">verfasserin</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">2022</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="a">Text</subfield><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="a">Computermedien</subfield><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="a">Online-Ressource</subfield><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="520" ind1=" " ind2=" "><subfield code="a">Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">логічний елемент</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">однорозрядний суматор</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">апаратна складність</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">швидкодія виконання операції</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">спецпроцесор</subfield></datafield><datafield tag="653" ind1=" " ind2="0"><subfield code="a">Forestry</subfield></datafield><datafield tag="773" ind1="0" ind2="8"><subfield code="i">In</subfield><subfield code="t">Науковий вісник НЛТУ України</subfield><subfield code="d">Ukrainian National Forestry University, 2019</subfield><subfield code="g">32(2022), 2</subfield><subfield code="w">(DE-627)1760593842</subfield><subfield code="x">25192477</subfield><subfield code="7">nnns</subfield></datafield><datafield tag="773" ind1="1" ind2="8"><subfield code="g">volume:32</subfield><subfield code="g">year:2022</subfield><subfield code="g">number:2</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doi.org/10.36930/40320210</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://nv.nltu.edu.ua/index.php/journal/article/view/2410</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="u">https://doaj.org/toc/1994-7836</subfield><subfield code="y">Journal toc</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="u">https://doaj.org/toc/2519-2477</subfield><subfield code="y">Journal toc</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_USEFLAG_A</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">SYSFLAG_A</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_DOAJ</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_20</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_22</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_24</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_31</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_39</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_40</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_60</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_62</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_63</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_65</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_69</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_70</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_73</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_95</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_105</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_110</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_151</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_161</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_213</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_230</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_285</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_293</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_602</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_2014</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4012</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4037</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4112</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4125</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4126</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4249</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4305</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4306</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4307</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4313</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4322</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4323</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4324</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4325</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4367</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4700</subfield></datafield><datafield tag="951" ind1=" " ind2=" "><subfield code="a">AR</subfield></datafield><datafield tag="952" ind1=" " ind2=" "><subfield code="d">32</subfield><subfield code="j">2022</subfield><subfield code="e">2</subfield></datafield></record></collection>
callnumber-first	S - Agriculture
author	А. Я. Давлетова
spellingShingle	А. Я. Давлетова misc SD1-669.5 misc логічний елемент misc однорозрядний суматор misc апаратна складність misc швидкодія виконання операції misc спецпроцесор misc Forestry Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних
authorStr	А. Я. Давлетова
ppnlink_with_tag_str_mv	@@773@@(DE-627)1760593842
format	electronic Article
delete_txt_mv	keep
author_role	aut
collection	DOAJ
remote_str	true
callnumber-label	SD1-669
illustrated	Not Illustrated
issn	25192477
topic_title	SD1-669.5 Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних логічний елемент однорозрядний суматор апаратна складність швидкодія виконання операції спецпроцесор
topic	misc SD1-669.5 misc логічний елемент misc однорозрядний суматор misc апаратна складність misc швидкодія виконання операції misc спецпроцесор misc Forestry
topic_unstemmed	misc SD1-669.5 misc логічний елемент misc однорозрядний суматор misc апаратна складність misc швидкодія виконання операції misc спецпроцесор misc Forestry
topic_browse	misc SD1-669.5 misc логічний елемент misc однорозрядний суматор misc апаратна складність misc швидкодія виконання операції misc спецпроцесор misc Forestry
format_facet	Elektronische Aufsätze Aufsätze Elektronische Ressource
format_main_str_mv	Text Zeitschrift/Artikel
carriertype_str_mv	cr
hierarchy_parent_title	Науковий вісник НЛТУ України
hierarchy_parent_id	1760593842
hierarchy_top_title	Науковий вісник НЛТУ України
isfreeaccess_txt	true
familylinks_str_mv	(DE-627)1760593842
title	Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних
ctrlnum	(DE-627)DOAJ028613198 (DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9
title_full	Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних
author_sort	А. Я. Давлетова
journal	Науковий вісник НЛТУ України
journalStr	Науковий вісник НЛТУ України
callnumber-first-code	S
lang_code	eng pol rus ukr
isOA_bool	true
recordtype	marc
publishDateSort	2022
contenttype_str_mv	txt
author_browse	А. Я. Давлетова
container_volume	32
class	SD1-669.5
format_se	Elektronische Aufsätze
author-letter	А. Я. Давлетова
doi_str_mv	10.36930/40320210
title_sort	дослідження характеристик логічного елемента "провідне і" як пришвидшувача операцій додавання у процесорах шифрування даних
callnumber	SD1-669.5
title_auth	Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних
abstract	Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.
abstractGer	Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.
abstract_unstemmed	Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.
collection_details	GBV_USEFLAG_A SYSFLAG_A GBV_DOAJ GBV_ILN_20 GBV_ILN_22 GBV_ILN_24 GBV_ILN_31 GBV_ILN_39 GBV_ILN_40 GBV_ILN_60 GBV_ILN_62 GBV_ILN_63 GBV_ILN_65 GBV_ILN_69 GBV_ILN_70 GBV_ILN_73 GBV_ILN_95 GBV_ILN_105 GBV_ILN_110 GBV_ILN_151 GBV_ILN_161 GBV_ILN_213 GBV_ILN_230 GBV_ILN_285 GBV_ILN_293 GBV_ILN_602 GBV_ILN_2014 GBV_ILN_4012 GBV_ILN_4037 GBV_ILN_4112 GBV_ILN_4125 GBV_ILN_4126 GBV_ILN_4249 GBV_ILN_4305 GBV_ILN_4306 GBV_ILN_4307 GBV_ILN_4313 GBV_ILN_4322 GBV_ILN_4323 GBV_ILN_4324 GBV_ILN_4325 GBV_ILN_4367 GBV_ILN_4700
container_issue	2
title_short	Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних
url	https://doi.org/10.36930/40320210 https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9 https://nv.nltu.edu.ua/index.php/journal/article/view/2410 https://doaj.org/toc/1994-7836 https://doaj.org/toc/2519-2477
remote_bool	true
ppnlink	1760593842
callnumber-subject	SD - Forestry
mediatype_str_mv	c
isOA_txt	true
hochschulschrift_bool	false
doi_str	10.36930/40320210
callnumber-a	SD1-669.5
up_date	2024-07-03T18:31:26.981Z
_version_	1803583736494686208
fullrecord_marcxml	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01000caa a22002652 4500</leader><controlfield tag="001">DOAJ028613198</controlfield><controlfield tag="003">DE-627</controlfield><controlfield tag="005">20230410112312.0</controlfield><controlfield tag="007">cr uuu---uuuuu</controlfield><controlfield tag="008">230226s2022 xx \|\|\|\|\|o 00\| \|\|eng c</controlfield><datafield tag="024" ind1="7" ind2=" "><subfield code="a">10.36930/40320210</subfield><subfield code="2">doi</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-627)DOAJ028613198</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)DOAJc3f41edca2b347088a8df49005d2a9c9</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-627</subfield><subfield code="b">ger</subfield><subfield code="c">DE-627</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1=" " ind2=" "><subfield code="a">eng</subfield><subfield code="a">pol</subfield><subfield code="a">rus</subfield><subfield code="a">ukr</subfield></datafield><datafield tag="050" ind1=" " ind2="0"><subfield code="a">SD1-669.5</subfield></datafield><datafield tag="100" ind1="0" ind2=" "><subfield code="a">А. Я. Давлетова</subfield><subfield code="e">verfasserin</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">2022</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="a">Text</subfield><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="a">Computermedien</subfield><subfield code="b">c</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="a">Online-Ressource</subfield><subfield code="b">cr</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="520" ind1=" " ind2=" "><subfield code="a">Проаналізовано характеристики апаратної та часової складностей базових, двоходових, логічних елементів, що є основою для проектування складних цифрових пристроїв, компонентів обчислювальних засобів, спецпроцесорів аналого-цифрового та цифрового опрацювання сигналів. Встановлено, що найскладнішою мікроелектронною реалізацією характеризується логічний елемент "Виключне АБО", що відповідно зумовлює високу часову затримку виконання арифметико-логічних операцій. Запропоновано спрощення структури та мікроелектронної реалізації логічного елемента "Виключне АБО". Реалізовано логічний елемент "Провідне І" на трьох логічних елементах І-НЕ та АБО, що виконує функцію логічного елемента "Виключне АБО". Це забезпечує зменшення апаратної складності у 2-3 рази. Використання емітерно-зв'язаної логіки (ЕЗЛ) (англ. Emitter Coupled Logic, ECL) передбачає наявність транзисторів на виходах логічних елементів та дає змогу об'єднувати їх виходи без втрати функцій. Це сприяє підвищенню швидкодії спрацювання за 1 мікротакт, тобто у 3 рази, порівняно з класичною реалізацією логічного елемента "Виключне АБО". Використання логічного елемента "Провідне І", як компоненти однорозрядних суматорів, дасть змогу підвищити їх продуктивність. Запропоновано вдосконалення однорозрядних неповних та повних двійкових суматорів, на підставі оптимізованого логічного елемента "Провідне І". Подано розрахунки та побудовано графіки оцінок часової та апаратної складностей запропонованих схемотехнічних рішень суматорів. Наведені діаграми ілюструють підвищення швидкодії та спрощення структури поданих базових компонентів процесорів порівняно з відомими. Визначено широку сферу застосування розроблених пришвидшувачів: у системах захисту інформації, багаторозрядних комбінаційних та пірамідальних суматорах з пришвидшеними переносами, пристроїв сортування двійкових чисел, визначення Хемінгової віддалі між сигналами та багато інших. У задачах шифрування даних швидкодія спецпроцесора принципово залежить від швидкодії його компонентів, а заміна операцій множення багаторозрядних чисел операціями додавання, з використанням теоретико-числового базису (ТЧБ) Радемахера-Крестенсона, на етапах генерації ключів, шифрування та дешифрування дає змогу значно зменшити часову складність залежно від розрядності параметрів алгоритмів шифрування.</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">логічний елемент</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">однорозрядний суматор</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">апаратна складність</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">швидкодія виконання операції</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">спецпроцесор</subfield></datafield><datafield tag="653" ind1=" " ind2="0"><subfield code="a">Forestry</subfield></datafield><datafield tag="773" ind1="0" ind2="8"><subfield code="i">In</subfield><subfield code="t">Науковий вісник НЛТУ України</subfield><subfield code="d">Ukrainian National Forestry University, 2019</subfield><subfield code="g">32(2022), 2</subfield><subfield code="w">(DE-627)1760593842</subfield><subfield code="x">25192477</subfield><subfield code="7">nnns</subfield></datafield><datafield tag="773" ind1="1" ind2="8"><subfield code="g">volume:32</subfield><subfield code="g">year:2022</subfield><subfield code="g">number:2</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doi.org/10.36930/40320210</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://doaj.org/article/c3f41edca2b347088a8df49005d2a9c9</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="0"><subfield code="u">https://nv.nltu.edu.ua/index.php/journal/article/view/2410</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="u">https://doaj.org/toc/1994-7836</subfield><subfield code="y">Journal toc</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="u">https://doaj.org/toc/2519-2477</subfield><subfield code="y">Journal toc</subfield><subfield code="z">kostenfrei</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_USEFLAG_A</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">SYSFLAG_A</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_DOAJ</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_20</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_22</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_24</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_31</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_39</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_40</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_60</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_62</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_63</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_65</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_69</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_70</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_73</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_95</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_105</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_110</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_151</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_161</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_213</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_230</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_285</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_293</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_602</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_2014</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4012</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4037</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4112</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4125</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4126</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4249</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4305</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4306</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4307</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4313</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4322</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4323</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4324</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4325</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4367</subfield></datafield><datafield tag="912" ind1=" " ind2=" "><subfield code="a">GBV_ILN_4700</subfield></datafield><datafield tag="951" ind1=" " ind2=" "><subfield code="a">AR</subfield></datafield><datafield tag="952" ind1=" " ind2=" "><subfield code="d">32</subfield><subfield code="j">2022</subfield><subfield code="e">2</subfield></datafield></record></collection>
score	7.400174

Nicht das Richtige dabei?

Schreiben Sie uns!

Дослідження характеристик логічного елемента "Провідне І" як пришвидшувача операцій додавання у процесорах шифрування даних

Nicht das Richtige dabei?

Zugang & Verfügbarkeit

Vorhandene Bände

Nicht das Richtige dabei?