A 330 MHz 11 bit 26.4 mW CMOS Low-Hold-Pedestal Fully Differential Sample-and-Hold Circuit

Abstract A new technique for realizing a very-high-speed low-power low-voltage fully differential CMOS sample-and-hold circuit with low hold pedestal is presented. To achieve high sampling linearity the circuit utilizes linearized input switches. The fully differential design relaxes the trade-off b...
Ausführliche Beschreibung

Gespeichert in:
Autor*in:

Lee, Tsung-Sum [verfasserIn]

Lu, Chi-Chang

Format:

E-Artikel

Sprache:

Englisch

Erschienen:

2011

Schlagwörter:

Sample-and-hold circuit

CMOS analog integrated circuits

Anmerkung:

© Springer Science+Business Media, LLC 2011

Übergeordnetes Werk:

Enthalten in: Circuits, systems and signal processing - Boston, Mass. : Birkhäuser, 1982, 30(2011), 5 vom: 14. Jan., Seite 883-898

Übergeordnetes Werk:

volume:30 ; year:2011 ; number:5 ; day:14 ; month:01 ; pages:883-898

Links:

Volltext

DOI / URN:

10.1007/s00034-010-9256-7

Katalog-ID:

SPR000489522

Nicht das Richtige dabei?

Schreiben Sie uns!