Comparison of tree and straight-line clocking for long systolic arrays

Abstract A critical problem in building long systolic arrays lies in efficient and reliable synchronization. We address this problem in the context of synchronous systems by introducing probabilistic models for two alternative clock distribution schemes: tree and straight-line clocking. We present a...
Ausführliche Beschreibung

Gespeichert in:
Autor*in:

Dikaiakos, Marios D. [verfasserIn]

Steiglitz, Kenneth [verfasserIn]

Format:

E-Artikel

Sprache:

Englisch

Erschienen:

1991

Schlagwörter:

Clock Signal

Systolic Array

Clock Period

Clock Pulse

Synchronous System

Übergeordnetes Werk:

Enthalten in: Journal of VLSI signal processing systems for signal, image and video technology - Springer Netherlands, 1989, 2(1991), 4 vom: 01. Mai, Seite 287-299

Übergeordnetes Werk:

volume:2 ; year:1991 ; number:4 ; day:01 ; month:05 ; pages:287-299

Links:

Volltext

DOI / URN:

10.1007/BF00925471

Katalog-ID:

SPR018308724

Nicht das Richtige dabei?

Schreiben Sie uns!